[1] F. Coyotl Mixcoatl, A. Torres Jacome “Prevención de latchup en un m”, III Encuentro de Investigación, INAOE?proceso de fabricación CMOS de 0.8 2002, Tonantzintla Puebla, pags. 311-314, noviembre 2002.

[2] F. Coyotl Mixcoatl, A. Torres Jacome “Estructuras de anillo de guarda como herramientas eficientes m”,?en la prevención de latchup en un proceso de fabricación bulk CMOS de 0.8 IV Encuentro de Investigación, INAOE 2003, Tonantzintla Puebla, pag.145-148, noviembre 2003.

[3] F. Coyotl Mixcoatl, A. Torres Jacome, “Latchup prevention by m CMOS Process”, Proceedings of CODEC-04, Kolkata India,?Ring Guards in a 0.8 págs. EDM-04, EDM-08, enero 1-3 2004, impreso en CD, enero 2004.

[4] F. Coyotl Mixcoatl, A. Torres Jacome, “Layout rules dependence of holding voltage for a bulk CMOS process”, ICED 2004, Boca del Río, Veracruz, México, noviembre 2004.

[5] F. Coyotl Mixcoatl, A. Torres Jacome, “Uso de pozos retrógrados en un proceso de fabricación “bulk CMOS” de 0.8 um para reducir latchup”, V Encuentro de Investigación, INAOE 2004, Tonantzintla Puebla, pag.205-208, noviembre 2004.

[6] F. Coyotl Mixcoatl, A. Torres Jacome, “Latchup prevention by ring guards in m CMOS process”, Superficies y Vacío, No. 17(4), pags. 17-22, diciembre?a 0.8 2004.

[7] F. Coyotl Mixcoatl, A. Torres Jacome, “Determinación de la resistencia en la región de baja impedancia en circuitos en latchup de un proceso CMOS de m”, VI Encuentro de Investigación, INAOE 2004, Tonantzintla Puebla,?0.8 pag.115-118, octubre 2005.

Otros: